Technologies

News information

Beyond Moore, con đường dẫn đến sự tích hợp không đồng nhất của Samsung

Phát hành vào : 11 thg 10, 2021

Beyond Moore, con đường dẫn đến sự tích hợp không đồng nhất của Samsung
Tích hợp không đồng nhất Samsung Moore
Tại Diễn đàn SamsungFoundry được tổ chức gần đây vào năm 2021, Samsung đã tiết lộ tiến bộ mới của công nghệ quy trình 2 / 3nm và công bố công khai quy trình 17nm mới. MoonSoo Kang, Phó chủ tịch chiến lược tiếp thị của Samsung, cũng đã thông báo về kế hoạch tích hợp không đồng nhất của Samsung và cách thêm một “chiều hướng” khác vào Định luật Moore cho các đối tác trong ngành.
1
So sánh sự thay đổi diện tích giữa GPU hàng đầu và chip di động / Samsung

Trong nhiều thập kỷ, ngành công nghiệp bán dẫn đã không ngừng thúc đẩy Định luật Moore, sử dụng các quy trình tiên tiến hơn để đạt được nhiều bóng bán dẫn hơn. lĩnh vực tính toán và mạch điện.
Bất chấp sự tiếp tục của Định luật Moore, diện tích chip vẫn đang mở rộng, ví dụ như GPU, vốn theo đuổi sức mạnh tính toán, đang tiến gần đến giới hạn của kích thước mặt nạ. Cùng với sự gia tăng số lượng bóng bán dẫn, chi phí thiết kế và sản xuất chip đã tăng lên không ngừng. Trong mắt nhiều người, việc chỉ dựa vào "Moore tiếp tục" không còn là một giải pháp bền vững về mặt kỹ thuật và chi phí.

Đồng thời, nhiều chức năng và tính năng hơn được tích hợp trên một chip duy nhất, nhưng không có quy trình duy nhất nào có thể đáp ứng nhu cầu của tất cả các chức năng khác nhau, chẳng hạn như tương tự, tần số vô tuyến, điện áp cao, v.v., ngay cả khi nó có thể đáp ứng, nó không thể đạt được hiệu suất tuyệt vời và cân bằng chi phí. Chương trình "Moore tiếp tục" bất lực trước những thách thức đó, vì vậy chương trình "Moore mở rộng" tích hợp dị bản đã ra đời. Thông qua sự bổ sung của hai chương trình, chúng ta sẽ cùng nhau đạt được "Beyond Moore".

Chiplet: một vị cứu tinh để giảm chi phí và tăng năng suất

Với việc bổ sung nhiều tính năng hơn cho một chip, ngay cả khi Định luật Moore tiếp tục, diện tích chip của nó vẫn tăng lên. Việc sử dụng cùng một nút quy trình cho tất cả các khối thiết kế với các chức năng khác nhau đã trở thành một lựa chọn bù đắp. May mắn thay, Chiplet hiện là một vị cứu tinh. Đã xuất hiện. Việc chia một mảnh khuôn lớn thành các chiplet nhỏ hơn và sử dụng quy trình sản xuất tối ưu cho từng chiplet có thể làm tăng đáng kể năng suất của toàn bộ chip đồng thời giảm chi phí sản xuất. Ví dụ: một số IP giao diện cụ thể sẽ không được tối ưu hóa về diện tích hoặc hiệu suất do sử dụng các quy trình sản xuất tiên tiến. Việc sử dụng các quy trình sản xuất trưởng thành và quy trình sản xuất tùy chỉnh dành riêng cho các IP này có thể đạt được chi phí thấp hơn và hiệu suất tốt hơn.
2
Giải pháp Chiplet / Samsung

Một giải pháp khả thi khác là thiết kế và sản xuất mô-đun, tức là tái sử dụng chiplet thành phần tương tự. Nhiều mô-đun IP có thể được tái sử dụng dưới dạng chiplet. Chỉ các bộ phận khác của chip cần được thiết kế lại và sản xuất. Điều này làm giảm đáng kể chi phí thiết kế, phát triển và sản xuất và các nhà sản xuất chip có thể sử dụng điều này để đạt được sản phẩm lặp lại nhanh hơn.

X-Cube: Tích hợp 3D dọc

Tích hợp không đồng nhất không chỉ để xem xét chi phí và năng suất mà còn có thể cải thiện hơn nữa hiệu suất chip. Trong các thiết kế 2D truyền thống, đường dẫn tín hiệu dài vài mm. Trong điều kiện tích hợp 3D, việc xếp chồng các chip có thể giảm đường dẫn tín hiệu xuống một vài micron, cải thiện đáng kể độ trễ của chip. Ngoài ra, khoảng cách nội tuyến tốt hơn trong tích hợp 3D có thể đạt được băng thông cao hơn và cải thiện hơn nữa hiệu suất của chip.

Ngay từ năm 2014, Samsung đã lần đầu tiên nhận ra khả năng xếp chồng 3D của bộ nhớ IO rộng và bộ xử lý ứng dụng di động, đó là công nghệ Widcon của Samsung. Sau đó, công nghệ xếp chip 3D tiếp tục phát triển, hàng loạt sản phẩm bộ nhớ HBM ra đời. HBM được hình thành bằng cách xếp chồng DRAM và logic, đồng thời kết nối các va chạm vi mô và TSV. Chính vì công nghệ xếp chồng 3D mà Samsung đã có thể phát triển cảm biến hình ảnh CMOS ba lớp, được tạo thành từ cảm biến hình ảnh, logic và DRAM ba khuôn khác nhau xếp chồng lên nhau.

Vào năm 2020, Samsung đã giới thiệu công nghệ X-Cube, cho phép hai khuôn logic được xếp chồng lên nhau theo chiều dọc để tạo thành một chip 3D duy nhất, được kết nối với TSV bằng các va chạm siêu nhỏ. X-Cube được chia thành hai dạng, hai khuôn được kết nối với nhau bằng va chạm siêu nhỏ hoặc liên kết đồng trực tiếp.
3
Lộ trình X-Cube / Samsung

Thế hệ đầu tiên của công nghệ X-Cube (u-Bump) chủ yếu dựa vào kết nối vi chạm. TSV PDK cho 4 / 5nm cũng đã được phát hành, sử dụng cấu trúc F2F và độ cao giảm xuống còn 25um. Công nghệ X-Cube thế hệ thứ hai (Bump-less), vẫn đang được phát triển, sử dụng công nghệ liên kết đồng trực tiếp và âm vực được giảm xuống còn 4um.

Điều đáng nói là lộ trình công nghệ xếp chồng Foveros3D của Intel gần giống với Samsung X-Cube. Độ cao của Foveros thế hệ đầu tiên nằm trong khoảng từ 36um đến 50um và công nghệ FoverosOmni thế hệ tiếp theo cũng có thể đạt được độ cao là 25um. Foveros Direct, công ty vẫn đang trong quá trình phát triển, cũng sử dụng liên kết đồng trực tiếp, tuyên bố rằng cường độ va chạm giảm xuống dưới 10um.

Trong kiến ​​trúc X-Cube trước đây, diện tích của khuôn dưới lớn hơn so với khuôn trên. Tuy nhiên, để đáp ứng tốt hơn các yêu cầu khác nhau của khách hàng về phân vùng chip và tản nhiệt, Samsung cũng sẽ cung cấp một cấu trúc. khuôn trên lớn hơn khuôn dưới trong tương lai. Hiện tại, Samsung đã hoàn thành việc xác minh SRAM xếp chồng 3D, theo quy trình 7nm, nó có thể đạt được băng thông 48,6GB / s, cũng như độ trễ đọc là 7,2ns và độ trễ ghi là 2,6ns.

Ngoài ra, Samsung cũng cung cấp một công nghệ khác biệt, ISC (Tích hợp Tụ điện xếp chồng). Tụ điện này áp dụng cấu trúc, vật liệu và quy trình tụ điện silicon đã được xác minh trong các sản phẩm DRAM của Samsung và có mật độ điện dung 1100nF / mm2, có thể cải thiện hiệu quả tính toàn vẹn của nguồn điện. ISC của Samsung cũng cung cấp nhiều loại cấu hình khác nhau, chẳng hạn như loại rời rạc, loại xen kẽ silicon và loại ngăn xếp nhiều tấm để đáp ứng các nhu cầu cấu trúc khác nhau của khách hàng. ISC dự kiến ​​sẽ đi vào giai đoạn sản xuất hàng loạt vào năm 2022.

I-Cube: Kết hợp 2,5D theo chiều ngang

Mặt khác, để kết hợp các chip theo chiều ngang, Samsung đã phát triển cái gọi là công nghệ 2.5D I-Cube, tích hợp các ô logic và nhiều HBM trên cùng một bộ đệm silicon. Hiện tại, Samsung đã đạt được thành công trong việc sản xuất hàng loạt một khuôn logic + hai HBM I-Cube2, và một trong những thành phẩm là chip Kunlun AI của Baidu. Chip Kunlun AI của Baidu không chỉ sử dụng quy trình 14nm của Samsung mà còn sử dụng công nghệ I-CUBE 2 của Samsung.

I-Cube sử dụng công nghệ sàng lọc trước để thực hiện kiểm tra hoạt động trong giai đoạn đóng gói trung gian nhằm cải thiện năng suất. Công nghệ này cũng sử dụng cấu trúc không bao bọc để đạt hiệu suất tản nhiệt tốt hơn, theo Samsung, hiệu suất tản nhiệt của I-Cube cao hơn 4,5% so với giải pháp 2.5D truyền thống. Ngoài ra, so với các xưởng đúc khác, công nghệ I-Cube của Samsung có một số ưu điểm, chẳng hạn như nó hợp tác với Samsung Memory và là hãng đầu tiên sử dụng các giải pháp bộ nhớ mới nhất.

4
I-Cube4 schematic / Samsung
Samsung hiện đang lên kế hoạch sản xuất hàng loạt I-Cube4 tích hợp với các mô-đun 4HBM3 và 6 HBM I-Cube6 cũng đã sẵn sàng để sản xuất hàng loạt. Dự kiến ​​sản xuất hàng loạt trước đây sẽ được đưa vào sản xuất hàng loạt vào năm 2022. Samsung thậm chí còn chuẩn bị giải pháp I-Cube8 với hai khuôn logic + 8 HBM, vẫn đang trong giai đoạn phát triển và dự kiến ​​sẽ chính thức ra mắt vào cuối năm 2022.
5
Giải pháp đóng gói 2D đến 3.5D / Samsung

Ngoài công nghệ vi mạch 2D, 2.5D và 3D, Samsung cũng đang phát triển công nghệ đóng gói 3.5D mới. Hệ thống trong gói này cũng sẽ thêm khuôn DRAM hoặc SRAM tùy chỉnh xếp chồng lên nhau để đạt được hiệu suất và mật độ cao hơn.

tóm lược

Khi phát triển hệ thống đa chip hoặc đa Chiplet tích hợp 2.5D / 3D, các nhà thiết kế thường gặp phải những trở ngại kỹ thuật hiếm gặp trong thiết kế chip đơn truyền thống, chẳng hạn như giao diện bổ sung IP hoặc khả năng tiêu thụ điện năng tăng. Tại thời điểm này, Samsung, TSMC và Intel, công ty vừa tham gia IDM 2.0, cũng sẽ cung cấp các phương pháp và công cụ thiết kế không đồng nhất để giúp các nhà thiết kế vượt qua những thách thức này. Theo xu hướng tích hợp không đồng nhất chung, các xưởng đúc cũng sẽ cung cấp nhiều mô hình dịch vụ hơn, bổ sung thêm dịch vụ đóng gói, kiểm tra và thiết kế một cửa.