Oltre Moore, la strada di Samsung verso l'integrazione eterogenea
Integrazione eterogenea di Samsung Moore
Al SamsungFoundry Forum tenutosi di recente nel 2021, Samsung ha rivelato i nuovi progressi della tecnologia di processo a 2/3 nm e ha rilasciato pubblicamente un nuovo processo a 17 nm. MoonSoo Kang, vicepresidente della strategia di marketing di Samsung, ha anche annunciato il piano di Samsung per l'integrazione eterogenea e come aggiungere un'altra "dimensione" alla legge di Moore per i partner del settore.
1
Confronto delle variazioni di area tra GPU di punta e chip mobili / Samsung
Per decenni, l'industria dei semiconduttori ha promosso incessantemente la Legge di Moore, utilizzando processi più avanzati per ottenere più transistor.Questo è ciò che spesso chiamiamo la soluzione "continuazione di Moore", ed è anche la più grande forza trainante per l'innovazione continua nell'attuale campi di calcolo e circuiti forza.
Nonostante la continuazione della legge di Moore, l'area del chip è ancora in espansione: ad esempio, la GPU, che ha inseguito la potenza di calcolo, si sta avvicinando al limite della dimensione della maschera. Insieme all'aumento del numero di transistor, il costo della progettazione e della produzione dei chip è aumentato all'infinito. Agli occhi di molte persone, fare affidamento esclusivamente su "Continuing Moore" non è più una soluzione tecnicamente ed economicamente sostenibile.
Allo stesso tempo, più funzioni e caratteristiche sono integrate su un singolo chip, ma non esiste un unico processo in grado di soddisfare le esigenze di tutte le diverse funzioni, come analogico, radiofrequenza, alta tensione, ecc., anche se può essere soddisfatte, non può raggiungere prestazioni eccellenti e un equilibrio dei costi. Il programma "Continuazione di Moore" è impotente di fronte a tali sfide, quindi è emerso il programma "Moore esteso" di integrazione eterogenea. Attraverso l'integrazione dei due programmi, raggiungeremo insieme "Beyond Moore".
Chiplet: un salvatore per ridurre i costi e aumentare la resa
Con l'aggiunta di più funzionalità a un singolo chip, anche se la legge di Moore continua, la sua area di chip è ancora in aumento.Utilizzare lo stesso nodo di processo per tutti i blocchi di progettazione con funzioni diverse è diventata una scelta offset.Fortunatamente, Chiplet è ora un salvatore. Apparso. Dividere un grande pezzo di stampo in chiplet più piccoli e utilizzare il processo di produzione ottimale per ciascun chiplet può aumentare significativamente la resa dell'intero chip riducendo i costi di produzione. Ad esempio, alcuni IP di interfaccia specifici non saranno ottimizzati nell'area o nelle prestazioni a causa dell'uso di processi di produzione avanzati L'utilizzo di processi di produzione maturi e processi di produzione personalizzati dedicati per questi IP può ottenere costi inferiori e prestazioni migliori.
2
Soluzione Chiplet / Samsung
Un'altra soluzione praticabile è la progettazione e la produzione modulari, che consiste nel riutilizzare lo stesso chiplet componente. Molti moduli IP possono essere riutilizzati come chiplet. Solo le altre parti del chip devono essere riprogettate e prodotte. Ciò riduce significativamente i costi di progettazione, sviluppo e produzione e i produttori di chip possono utilizzarlo per ottenere iterazioni del prodotto più velocemente.
X-Cube: integrazione 3D verticale
L'integrazione eterogenea non è solo per considerazioni di costo e rendimento, ma può anche migliorare ulteriormente le prestazioni del chip. Nei tradizionali progetti 2D, il percorso del segnale è lungo diversi millimetri. Con l'integrazione 3D, l'impilamento dei chip può ridurre il percorso del segnale a pochi micron, migliorando notevolmente il ritardo del chip. Inoltre, la migliore spaziatura in linea nell'integrazione 3D può ottenere una maggiore larghezza di banda e migliorare ulteriormente le prestazioni del chip.
Già nel 2014, Samsung ha realizzato per la prima volta l'impilamento 3D di un'ampia memoria IO e del processore per applicazioni mobili, che è la tecnologia Widcon di Samsung. Successivamente, la tecnologia di impilamento dei chip 3D continuò a svilupparsi e nacque una serie di prodotti di memoria HBM. La HBM è formata impilando DRAM e logica e collegando micro bump e TSV. È proprio grazie alla tecnologia di stacking 3D che Samsung è stata in grado di sviluppare un sensore di immagine CMOS a tre strati, che è composto da sensori di immagine, logica e tre diversi die DRAM impilati insieme.
Nel 2020, Samsung ha introdotto la tecnologia X-Cube, che consente di impilare verticalmente due die di unità logiche per formare un singolo chip 3D, che è collegato a TSV tramite micro urti. X-Cube è diviso in due forme, i due die sono collegati da micro urti o legame diretto in rame.
3
Tabella di marcia X-Cube / Samsung
La prima generazione della tecnologia X-Cube (u-Bump) si basa principalmente sulla connessione micro bump.Samsung ha rilasciato TSV PDK per il processo logico a 7 nm, utilizzando la struttura F2B, il bump pitch è di 40 um. È stato rilasciato anche il TSV PDK per 4/5 nm, utilizzando la struttura F2F, e il bump pitch è ridotto a 25 um. La tecnologia X-Cube di seconda generazione (Bump-less), che è ancora in fase di sviluppo, utilizza la tecnologia di collegamento diretto in rame e il passo è ridotto a 4 um.
Vale la pena ricordare che il percorso della tecnologia di stacking Foveros3D di Intel è più o meno lo stesso di quello di Samsung X-Cube. Il bump pitch della prima generazione di Foveros è compreso tra 36um e 50um e anche la tecnologia FoverosOmni di nuova generazione può raggiungere un bump pitch di 25um. Foveros Direct, che è ancora in fase di sviluppo, utilizza anche il collegamento diretto in rame, sostenendo che il bump pitch è ridotto a meno di 10 um.
Nell'architettura X-Cube del passato, l'area del die inferiore era più ampia di quella del die superiore, tuttavia, per soddisfare al meglio le diverse esigenze dei clienti per il partizionamento dei chip e la dissipazione del calore, Samsung fornirà anche una struttura in cui il dado superiore è più grande del dado inferiore in futuro. . Al momento, Samsung ha completato la verifica della SRAM impilata 3D. Con il processo a 7 nm, può raggiungere una larghezza di banda di 48,6 GB/s, oltre a un ritardo di lettura di 7,2 ns e un ritardo di scrittura di 2,6 ns.
Inoltre, Samsung fornisce anche una tecnologia differenziata, ISC (Integrated Stacked Capacitor). Questo condensatore applica la struttura, il materiale e il processo del condensatore al silicio che sono stati verificati nei prodotti DRAM Samsung e ha una densità di capacità di 1100nF/mm2, che può migliorare efficacemente l'integrità dell'alimentazione. L'ISC di Samsung fornisce anche una varietà di configurazioni diverse, come il tipo discreto, il tipo di interposer in silicio e il tipo di stack multi-wafer per soddisfare le diverse esigenze strutturali dei clienti.Si prevede che l'ISC entri nella fase di produzione di massa nel 2022.
I-Cube: combinazione orizzontale 2.5D
D'altra parte, per combinare i chip orizzontalmente, Samsung ha sviluppato la cosiddetta tecnologia 2.5D I-Cube, che integra celle logiche e più HBM sullo stesso interposer di silicio. Al momento, Samsung ha raggiunto con successo la produzione di massa di un die logico + due HBM I-Cube2 e uno dei prodotti finiti è il chip AI Kunlun di Baidu. Il chip Kunlun AI di Baidu non utilizza solo il processo a 14 nm di Samsung, ma anche la tecnologia I-CUBE 2 di Samsung.
I-Cube utilizza la tecnologia di pre-screening per eseguire test operativi nella fase intermedia del confezionamento per migliorare la resa. La tecnologia utilizza anche una struttura non incapsulata per ottenere migliori prestazioni di dissipazione del calore.Secondo Samsung, l'efficienza di dissipazione del calore di I-Cube è del 4,5% superiore a quella della tradizionale soluzione 2.5D. Inoltre, rispetto ad altre fonderie, la tecnologia I-Cube di Samsung presenta alcuni vantaggi: ad esempio, collabora con Samsung Memory ed è la prima ad utilizzare le ultime soluzioni di memoria.
4
Schema I-Cube4 / Samsung
Samsung sta attualmente pianificando la produzione in serie dell'I-Cube4 integrato con i moduli 4HBM3, e anche 6 HBM I-Cube6 sono pronti per la produzione in serie.Il primo dovrebbe entrare nella produzione di massa nel 2022. Samsung ha persino preparato una soluzione I-Cube8 con due die logici + HBM 8. È ancora in fase di sviluppo e dovrebbe essere lanciato ufficialmente alla fine del 2022.
5
Soluzioni di imballaggio da 2D a 3,5D / Samsung
Oltre alla tecnologia IC 2D, 2.5D e 3D, Samsung sta sviluppando anche una nuova tecnologia di packaging 3.5D.Questo system-in-package aggiungerà anche DRAM personalizzate o die SRAM per ottenere prestazioni e densità più elevate.
riepilogo
Durante lo sviluppo di system-on-chip multi-chip o multi-Chiplet integrato 2.5D/3D, i progettisti incontrano spesso ostacoli tecnici rari nella progettazione tradizionale a chip singolo, come l'IP dell'interfaccia aggiuntiva o il potenziale aumento del consumo energetico. In questo momento, Samsung, TSMC e Intel, che è appena entrata in IDM 2.0, forniranno anche metodi e strumenti di progettazione eterogenei per aiutare i progettisti a superare queste sfide. Sotto la tendenza generale dell'integrazione eterogenea, le fonderie forniranno anche più modelli di servizio, aggiungendo servizi di imballaggio, test e progettazione one-stop.
