Au-delà de Moore, la route de Samsung vers une intégration hétérogène
Intégration hétérogène Samsung Moore
Lors du récent forum SamsungFoundry en 2021, Samsung a révélé les nouveaux progrès de la technologie de processus 2/3 nm et a rendu public un nouveau processus 17 nm. MoonSoo Kang, vice-président de la stratégie marketing de Samsung, a également annoncé le plan de Samsung pour une intégration hétérogène et comment ajouter une autre « dimension » à la loi de Moore pour les partenaires de l'industrie.
1
Comparaison des changements de zone entre les GPU phares et les puces mobiles / Samsung

Pendant des décennies, l'industrie des semi-conducteurs n'a cessé de promouvoir la loi de Moore, en utilisant des processus plus avancés pour obtenir plus de transistors. C'est ce que nous appelons souvent la solution de « continuation de Moore », et c'est également la plus grande force motrice pour l'innovation continue dans le courant champs de calcul et de circuit.
Malgré la poursuite de la loi de Moore, le domaine des puces continue de s'étendre : par exemple, le GPU, qui poursuit sa quête de puissance de calcul, approche de la limite de la taille du masque. Couplé à l'augmentation du nombre de transistors, le coût de conception et de production des puces n'a cessé d'augmenter. Aux yeux de beaucoup de gens, compter uniquement sur « Continuing Moore » n'est plus une solution techniquement et économiquement viable.

Dans le même temps, davantage de fonctions et de fonctionnalités sont intégrées sur une seule puce, mais il n'y a pas de processus unique qui puisse répondre aux besoins de toutes les différentes fonctions, telles que l'analogique, la radiofréquence, la haute tension, etc., même si cela peut être atteint, il ne peut pas atteindre d'excellentes performances et un équilibre des coûts. Le programme « Continuation of Moore » est impuissant face à de tels défis, de sorte que le programme « de Moore étendu » d'intégration hétérogène a vu le jour. Grâce à la complémentarité des deux programmes, nous réaliserons conjointement "Beyond Moore".

Chiplet : un sauveur pour réduire les coûts et augmenter le rendement

Avec l'ajout de plus de fonctionnalités à une seule puce, même si la loi de Moore continue, sa surface de puce continue d'augmenter. L'utilisation du même nœud de processus pour tous les blocs de conception avec des fonctions différentes est devenue un choix décalé. Heureusement, Chiplet est désormais un sauveur. Apparu. Diviser un gros morceau de puce en puces plus petites et utiliser le processus de fabrication optimal pour chaque puce peut augmenter considérablement le rendement de la puce entière tout en réduisant les coûts de production. Par exemple, certaines IP d'interface spécifiques ne seront pas optimisées en termes de surface ou de performances en raison de l'utilisation de processus de fabrication avancés. L'utilisation de processus de fabrication matures et de processus de fabrication personnalisés dédiés pour ces IP peut réduire les coûts et améliorer les performances.
2
Solution Chiplet / Samsung

Une autre solution envisageable est la conception et la fabrication modulaires, qui consistent à réutiliser le même composant chiplet. De nombreux modules IP peuvent être réutilisés en tant que puces. Seules les autres parties de la puce doivent être repensées et produites. Cela réduit considérablement les coûts de conception, de développement et de production, et les fabricants de puces peuvent utiliser cela pour réaliser des itérations de produits plus rapidement.

X-Cube : Intégration 3D verticale

L'intégration hétérogène n'est pas seulement pour des considérations de coût et de rendement, mais peut également améliorer encore les performances de la puce. Dans les conceptions 2D traditionnelles, le chemin du signal mesure plusieurs millimètres de long. Dans le cadre de l'intégration 3D, l'empilement des puces peut réduire le chemin du signal à quelques microns, améliorant considérablement le délai de la puce. De plus, le meilleur espacement en ligne dans l'intégration 3D permet d'obtenir une bande passante plus élevée et d'améliorer encore les performances de la puce.

Dès 2014, Samsung a réalisé pour la première fois l'empilement 3D d'une mémoire IO large et d'un processeur d'application mobile, qui est la technologie Widcon de Samsung. Par la suite, la technologie d'empilage de puces 3D a continué à se développer et une série de produits de mémoire HBM est née. HBM est formé en empilant la DRAM et la logique, et en connectant des micro-bosses et des TSV. C'est précisément grâce à la technologie d'empilement 3D que Samsung a pu développer un capteur d'image CMOS à trois couches, composé de capteurs d'image, de logique et de trois matrices DRAM différentes empilées ensemble.

En 2020, Samsung a introduit la technologie X-Cube, qui permet d'empiler verticalement deux matrices d'unités logiques pour former une seule puce 3D, qui est connectée au TSV par des micro-bosses. X-Cube est divisé en deux formes, les deux matrices sont reliées par des micro-bosses ou une liaison directe en cuivre.
3
Feuille de route X-Cube / Samsung

La première génération de la technologie X-Cube (u-Bump) repose principalement sur la connexion micro bump.Samsung a publié le TSV PDK pour le processus logique de 7 nm, utilisant la structure F2B, le pas de bump est de 40 um. Le TSV PDK pour 4/5 nm a également été publié, utilisant la structure F2F, et le bump pitch est réduit à 25 um. La technologie X-Cube de deuxième génération (Bump-less), encore en cours de développement, utilise la technologie de liaison directe au cuivre et le pas est réduit à 4 um.

Il convient de mentionner que la voie de la technologie d'empilement Foveros3D d'Intel est à peu près la même que celle de Samsung X-Cube. Le bump pitch de la première génération de Foveros est compris entre 36um et 50um, et la technologie FoverosOmni de nouvelle génération peut également atteindre un bump pitch de 25um. Foveros Direct, qui est encore en cours de développement, utilise également une liaison directe en cuivre, affirmant que le pas de bosse est réduit à moins de 10 um.

Dans l'ancienne architecture X-Cube, la surface de la matrice inférieure était plus grande que celle de la matrice supérieure.Cependant, afin de mieux répondre aux différentes exigences des clients en matière de partitionnement des puces et de dissipation thermique, Samsung fournira également une structure où la matrice supérieure est plus grande que la matrice inférieure à l'avenir. . À l'heure actuelle, Samsung a terminé la vérification de la SRAM empilée en 3D. Sous le processus de 7 nm, il peut atteindre une bande passante de 48,6 Go/s, ainsi qu'un délai de lecture de 7,2 ns et un délai d'écriture de 2,6 ns.

De plus, Samsung propose également une technologie différenciée, ISC (Integrated Stacked Capacitor). Ce condensateur applique la structure, le matériau et le processus du condensateur au silicium qui ont été vérifiés dans les produits DRAM Samsung, et a une densité de capacité de 1100 nF/mm2, ce qui peut améliorer efficacement l'intégrité de l'alimentation. L'ISC de Samsung propose également une variété de configurations différentes, telles que le type discret, le type d'interposeur de silicium et le type de pile multi-wafer pour répondre aux différents besoins structurels des clients. ISC devrait entrer dans la phase de production de masse en 2022.

I-Cube : combinaison horizontale 2.5D

D'autre part, afin de combiner les puces horizontalement, Samsung a développé la technologie dite 2.5D I-Cube, qui intègre des cellules logiques et plusieurs HBM sur le même interposeur de silicium. À l'heure actuelle, Samsung a réussi à produire en série une puce logique + deux HBM I-Cube2, et l'un des produits finis est la puce Kunlun AI de Baidu. La puce Kunlun AI de Baidu utilise non seulement le processus 14 nm de Samsung, mais également la technologie I-CUBE 2 de Samsung.

I-Cube utilise une technologie de pré-criblage pour effectuer des tests opérationnels au stade intermédiaire de l'emballage afin d'améliorer le rendement. La technologie utilise également une structure non encapsulée pour obtenir de meilleures performances de dissipation thermique.Selon Samsung, l'efficacité de dissipation thermique de l'I-Cube est de 4,5% supérieure à celle de la solution 2.5D traditionnelle. De plus, par rapport à d'autres fonderies, la technologie I-Cube de Samsung présente certains avantages : par exemple, elle coopère avec Samsung Memory et est la première à utiliser les dernières solutions de mémoire.

4
Schéma I-Cube4 / Samsung
Samsung prévoit actuellement la production en série de l'I-Cube4 intégré aux modules 4HBM3, et 6 HBM I-Cube6 sont également prêts pour la production en série. Le premier devrait entrer en production en série en 2022. Samsung a même préparé une solution I-Cube8 avec deux matrices logiques + 8 HBM, encore en phase de développement et dont le lancement officiel est prévu fin 2022.
5
Solutions d'emballage 2D à 3.5D / Samsung

En plus de la technologie IC 2D, 2.5D et 3D, Samsung développe également une nouvelle technologie d'emballage 3.5D.Ce système intégré ajoutera également des matrices DRAM ou SRAM personnalisées pour obtenir des performances et une densité plus élevées.

sommaire

Lors du développement d'un système sur puce 2.5D/3D intégré multi-puce ou multi-Chiplet, les concepteurs rencontrent souvent des obstacles techniques qui sont rares dans la conception traditionnelle à puce unique, tels qu'une IP d'interface supplémentaire ou une augmentation potentielle de la consommation d'énergie. À ce stade, Samsung, TSMC et Intel, qui vient d'entrer dans l'IDM 2.0, fourniront également des méthodes et des outils de conception hétérogènes pour aider les concepteurs à surmonter ces défis. Dans le cadre de la tendance générale à l'intégration hétérogène, les fonderies fourniront également davantage de modèles de services, en ajoutant des services d'emballage, de test et de conception à guichet unique.